이지원
POSTECH 컴퓨터공학과
[전공] vivado를 이용한 verilog HDL 실습
POSTECHx
강좌 소개
CSED273 교과 내용을 복습하고, Vivado의 사용법을 학습한다.
강좌 목차
| 주차 | 차시 | |
|---|---|---|
| 1 | OT, decoder | OT, decoder 개념 |
| decoder 구현 및 검증(1/2) | ||
| decoder 구현 및 검증(2/2) | ||
| 2 | 7 segment | 7 segment 개념 |
| 7 segment 구현 및 검증 | ||
3 | adder | adder 개념 |
| adder 구현 및 검증 | ||
| 4 | latch and filp-flop | SR latch, JK latch 개념 |
| Master-Slave filp-flop, JK filp-flop 개념 | ||
| SR latch, JK latch 구현 및 검증 | ||
| Master-Slave filp-flop 구현 및 검증 | ||
| JK filp-flop 고찰 | ||
| 5 | finite state machine | finite state machine 개념 |
| finite state machine 개념 – 프로젝트 대비 | ||
| finite state machine 구현 및 검증 – 프로젝트 대비 | ||
| 6 | 부록 | testbench에서 for문 사용 방법, task-endtask 사용 방법 |
| K-map, SOP, POS 정리 | ||
| 2의 보수와 overflow | ||
| excitation table | ||
교수자